Intel的高帶寬高能效異質(zhì)集成硅基光電子DWDM發(fā)射機(jī)技術(shù)解析

  摘要

  密集波分復(fù)用(DWDM)硅基光電子發(fā)射器為提高數(shù)據(jù)中心互聯(lián)的帶寬密度和能效提供了一種極具吸引力的解決方案。通過在單個光子集成電路 (PIC) 上集成多個光學(xué)組件(包括激光器、調(diào)制器和放大器)，這些發(fā)射器實(shí)現(xiàn)了高性能、緊湊型和高成本效益的光鏈路。

  這篇教程詳細(xì)介紹了異構(gòu)集成 DWDM 硅光子發(fā)射機(jī)，涵蓋了關(guān)鍵的設(shè)計方面、性能指標(biāo)和應(yīng)用。我們總結(jié) Intel三月份發(fā)表在IEEE Journal of Solid State Circuits-期刊》上的 "8-λ × 50 Gbps/λ 異質(zhì)集成硅基光電子 DWDM 發(fā)射機(jī)"，其中介紹了 DWDM 和硅基光電子技術(shù)的基本概念，討論了光學(xué)和電子組件的集成，并分析了系統(tǒng)設(shè)計中的性能權(quán)衡[1]。最后，強(qiáng)調(diào)了這些發(fā)射器在實(shí)現(xiàn)未來人工智能(AI)、機(jī)器學(xué)習(xí)(ML)和高性能計算(HPC)工作負(fù)載的光計算互連(OCI)方面的潛力。

  引言

  隨著數(shù)據(jù)中心對計算、內(nèi)存和存儲的需求不斷增長，傳統(tǒng)網(wǎng)絡(luò)架構(gòu)面臨著帶寬和延遲瓶頸。光互連，尤其是基于硅基光電子技術(shù)的光互連，與電子鏈路相比，具有更高的帶寬密度、更低的延遲和更高的能效，有望應(yīng)對這些挑戰(zhàn)。DWDM 允許在單根光纖上同時傳輸多個光波長，從而進(jìn)一步提高了帶寬密度，極大地提高了總數(shù)據(jù)傳輸速率。

  異質(zhì)集成的 DWDM 硅基光電子發(fā)射機(jī)集兩家之長：PIC 上的高性能光學(xué)組件和 CMOS 電子集成電路 (EIC) 中的先進(jìn)高速電子組件。這種集成允許使用最合適的制造工藝對每個組件進(jìn)行優(yōu)化，從而實(shí)現(xiàn)卓越的整體性能和可擴(kuò)展性。

圖 1：(a)帶有分層交換機(jī)的典型數(shù)據(jù)中心網(wǎng)絡(luò);(b)由 OCI 實(shí)現(xiàn)的帶有資源池的扁平化網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)[1]。

  DWDM 硅基光電子組件

  · 多波長激光器(MWL)： 多波長激光器(MWL)是一個關(guān)鍵組件，能夠產(chǎn)生多個緊密間隔的光載波。DFB 激光器因其窄線寬和穩(wěn)定性而成為常見選擇。

  · 微環(huán)調(diào)制器(MRM)： 這些結(jié)構(gòu)緊湊的電光器件利用微環(huán)的諧振特性來調(diào)制光載波的強(qiáng)度。MRM 對 DWDM 至關(guān)重要，可對每個波長通道進(jìn)行獨(dú)立調(diào)制。

  · 半導(dǎo)體光放大器(SOA)：SOA 提供片上光學(xué)增益，以補(bǔ)償鏈路中的損耗，并確保接收器有足夠的信號功率。它們通常被置于戰(zhàn)略位置，以優(yōu)化性能并降低激光功率要求。

  · 熱光學(xué)調(diào)諧： 由于制造變化和溫度波動，MRM 需要主動對準(zhǔn)相應(yīng)的激光波長。集成加熱器和熱控制單元 (TCU) 可用于這種精確的熱調(diào)整。

  系統(tǒng)級設(shè)計和鏈路預(yù)算

  · 光調(diào)制振幅(OMA)和消光比(ER)：OMA 表示 "1 "和 "0 "電平之間的光功率差，而 ER 則是這些功率電平的比率。這些指標(biāo)直接影響可實(shí)現(xiàn)的誤碼率 (BER)。

  · 鏈路預(yù)算分析： 全面分析整個鏈路的光功率損耗(如光纖耦合、MRM 插入損耗、連接器損耗)對于確定接收器所需的激光功率、SOA 增益和 OMA 至關(guān)重要。

  · 權(quán)衡： 設(shè)計選擇涉及 MRM 調(diào)制效率、反向偏置電壓、帶寬要求和能耗之間的權(quán)衡。需要仔細(xì)優(yōu)化，以平衡性能和功耗。

圖 2. 8-λ DWDM 光發(fā)射器 (OTX) 的光鏈路預(yù)算和性能指標(biāo)[1]。

  28 納米 CMOS EIC 發(fā)射器實(shí)現(xiàn)

  · 高速數(shù)據(jù)路徑：CMOS EIC 包括串行器、時鐘電路和堆疊電壓模式驅(qū)動器，旨在提供高輸出擺幅(>1.8 Vpp)，以實(shí)現(xiàn)最佳的 MRM 調(diào)制。

  · 時鐘： 采用具有占空比校正和正交誤差檢測功能的多相時鐘方案，以確保精確的定時并最大限度地減少抖動。

  · MRM 熱控制單元(TCU)： 每個 MRM 都有一個專用的 TCU，利用光電流感應(yīng)來保持環(huán)諧振和激光波長之間的恒定失諧，從而確保鏈路的穩(wěn)定運(yùn)行。

圖 3. 基于堆疊驅(qū)動器的 50-Gbps 電子發(fā)射器的電路實(shí)現(xiàn)，采用 28-nm CMOS [1]。

圖 4. 基于 CMOS 的 TCU 電路實(shí)現(xiàn)，以保持 MRM 諧振與 λ 激光器之間的恒定失諧。

圖 5. PIC 28-nm EIC 的顯微照片，帶時鐘、8 個 TX 通道和注釋的單通道細(xì)節(jié) [1]。

圖 6. 附有 EIC 的 PIC 顯微圖和 8-λ DWDM OTX 原型的光學(xué)測量設(shè)置 [1]。

  性能評估

  · 眼圖：50 Gbps NRZ 眼圖是評估信號完整性和潛在誤碼率性能的關(guān)鍵指標(biāo)。我們的系統(tǒng)在所有信道同時實(shí)現(xiàn)了優(yōu)于 4.5 dB 的誤碼率(圖 7)。

  · 鏈路誤碼率測量： 不同條件(溫度、數(shù)據(jù)模式)下的誤碼率測量用于驗證發(fā)射機(jī)的性能和可靠性。在我們的設(shè)計中，使用集成 ORX 進(jìn)行收發(fā)器光環(huán)回測量，所有八個通道的誤碼率均優(yōu)于 10^-12[26]。

  · 能效： 能效通常以每比特皮焦(pJ/bit)為單位衡量，是一項至關(guān)重要的指標(biāo)，尤其是對于數(shù)據(jù)中心應(yīng)用而言。高速 EIC TX 數(shù)據(jù)路徑和時鐘的能效測量值為 1.17 pJ/bit，同時在每個波長上傳輸 PRBS10 模式(數(shù)據(jù)路徑為 0.56 pJ/bit，時鐘為 0.61 pJ/bit)。為了全面了解 OTX 的能效，我們考慮了光學(xué)組件的功耗。在這些測量中使用的 MRM 映射中，MRM 加熱器的平均功率為 6.25 mW/加熱器，預(yù)計會隨著環(huán)境溫度的變化而略有增加。SOA 功率(350 mW)額外增加了 0.9 pJ/b。重要的是，巨大的激光功率可在多個 8λ DWDM 鏈路上分擔(dān)，因此，當(dāng)在八個 OTX 上攤銷時，激光能效估計為 0.36 pJ/b。兩者相加，我們的 400 Gbps OTX 能效為 2.5 pJ/b。

圖 7. 同時傳輸八個波長的每個波長的 50 Gbps NRZ 眼圖 [1]。

  應(yīng)用和未來發(fā)展方向

  · 光計算互聯(lián)(OCI)：異質(zhì)集成 DWDM 硅光子發(fā)射器在實(shí)現(xiàn)人工智能、ML 和 HPC 應(yīng)用的 OCI 方面發(fā)揮著重要作用。這些應(yīng)用需要高帶寬和低延遲，以便在計算節(jié)點(diǎn)、存儲設(shè)備和加速器之間實(shí)現(xiàn)高效數(shù)據(jù)傳輸。DWDM 硅基光電子發(fā)送器可提供必要的帶寬密度和能效，以支持這些要求苛刻的工作負(fù)載。

  · 可擴(kuò)展性和成本效益：與分立組件解決方案相比，在單個 PIC 上集成多個激光器、調(diào)制器和放大器的能力可顯著實(shí)現(xiàn)小型化并降低成本。隨著帶寬需求的不斷擴(kuò)大，這一點(diǎn)變得越來越重要。

  · 先進(jìn)的調(diào)制格式：目前正在進(jìn)行研究，探索使用 PAM-4 和 DMT 等 NRZ 以外的高級調(diào)制格式，以進(jìn)一步提高帶寬和頻譜效率。我們選擇的 NRZ 調(diào)制方式和 O 波段的低光纖色散使這種方法對低延遲、高能效的 OCI 特別有吸引力，其目標(biāo)是 AI/ML/HPC擴(kuò)展結(jié)構(gòu)。

  · 與 CMOS 處理器集成：預(yù)計未來異質(zhì)集成的進(jìn)步將使硅基光電子發(fā)射器與 CMOS 處理器之間的耦合更加緊密，從而為共同封裝的光學(xué)解決方案鋪平道路。這將進(jìn)一步減少延遲，提高系統(tǒng)整體性能。

  結(jié)論

  異質(zhì)集成 DWDM 硅基光電子發(fā)射機(jī)是一種很有前途的技術(shù)，可滿足數(shù)據(jù)中心和高性能計算應(yīng)用日益增長的帶寬需求。通過將硅光子技術(shù)的優(yōu)勢與先進(jìn)的高速電子技術(shù)相結(jié)合，這些發(fā)射器提供了高性能、小尺寸和成本效益的完美組合。

  隨著研究和開發(fā)的不斷深入，可以期待性能、可擴(kuò)展性和集成能力的進(jìn)一步提高，為未來的高帶寬、低延遲光通信網(wǎng)絡(luò)鋪平道路。這些發(fā)射器集高性能、緊湊型和成本效益于一身，非常引人注目。本文展示了一種異構(gòu)集成的 O 波段 DWDM 硅基光電子發(fā)射器，可實(shí)現(xiàn)低延遲、長距離和高能效的 OCI。我們的設(shè)計集成了 DWDM 鏈路的所有關(guān)鍵電氣和光學(xué)組件，包括具有 200-GHz 信道間隔的集成 O 波段 MWL 陣列。本文演示了在 8 個波長上同時可靠傳輸 50 Gbps NRZ 數(shù)據(jù)，在單根光纖上實(shí)現(xiàn)了 400 Gbps 的總數(shù)據(jù)傳輸速率，突出了硅基光電子發(fā)射機(jī)的性能和競爭優(yōu)勢。

  參考文獻(xiàn)

  [1]C. S. Levy et al., "8-λ × 50 Gbps/λ Heterogeneously Integrated Si-Ph DWDM Transmitter," in IEEE Journal of Solid-State Circuits, vol. 59, no. 3, pp. 690-701, March 2024, doi: 10.1109/JSSC.2023.3344072.

  [2]Z. Xuan et al., “A 256 Gbps heterogeneously integrated silicon photonic microring-based DWDM receiver suitable for in-package optical I/O,” in Proc. IEEE Symp. VLSI Technol. Circuits (VLSI Technol. Circuits), Jun. 2023, pp. 1–2.